De JTAG-interface

Het testen van grote logische IC's zoals FPGA's, CPLD's, ASIC's e.d. is zeer lastig en tijdrovend wanneer gebruik wordt gemaakt van conventionele meetpennen. Het meten van interne signalen die niet via een IC-pen naar buiten zijn gevoerd is op deze manier zelfs onmogelijk. Een aantal bedrijven heeft daarom de handen in elkaar geslagen en een standaard-oplossing voor deze problemen gezocht. Het resultaat hiervan is de JTAG-interface (IEE 1149.1).In de industrie (en ook in toenemende mate in de hobby-elektronica) worden steeds grotere en ingewikkeldere IC's toegepast. De voordelen van deze IC's zijn duidelijk: de benodigde printplaten zijn kleiner, het stroomverbruik is lager, delen van een ontwerp kunnen gemakkelijk opnieuw worden gebruikt, etc. Helaas brengt deze ontwikkeling ook enkele nadelen met zich mee. Zo wordt het meten aan de IC's er niet eenvoudiger op. In het geval van IC's in SMD-behuizing moet men vrij nauwkeurig te werk gaan als men het signaal op een bepaalde IC-pen wil meten en in het geval van een BGA-behuizing (ball grid array) in een multilayer-print is dit zelfs bijna ondoenlijk.