Beter dan alles wat volgens de gangbare interpretatie van de Wet van Moore denkbaar is: bij het Belgische onderzoekscentrum voor nanotechnologie Imec is in samenwerking met Cadence de waarschijnlijk eerste chip in 3nm-techniek ter wereld ontwikkeld.

Bij deze structuurbreedte passen werkelijk alleen nog maar een tiental siliciumatomen naast elkaar. Het is dus verbluffend dat zoiets überhaupt mogelijk is. De chip is gerealiseerd met behulp van de software van Cadence in EUV-immersie-lithografie bij een lichtgolflengte van 193 nm.

 
3nm test-µC. Afbeelding: Imec.

De afgebeelde testchip is een 64-bits µC, gebaseerd op een standaard-cel-library, waarbij de routeringsafstanden gereduceerd zijn tot 21 nm. Bij de over enkele jaren verwachte industriële inzetten van 3nm-technologie zullen de interconnects bijzondere zorgvuldigheid vereisen. De hier besproken implementatie is vooral geschikt voor onderzoek naar de elektrische en fysieke parameter van dit soort chips. Nadat bij Imec al in 2015 een implementatie in 5nm-technologie werd gedemonstreerd, is dit een verdere vooruitgang, die de grens van het haalbare steeds verder richting de technische limiet door de Wet van Moore verschuift. Bedenk dat 3nm-structuren, in vergelijking met de bij Intel pas dit jaar gestarte productie in 10nm-technologie, een tienvoudige vergroting van de pakkingsdichtheid mogelijk zou kunnen maken.